

Download firmware FPGA ACEX 1K30 u PCI karet

Úvod


Vybrané karty TEDIA® pro PCI sběrnici jsou osazeny hradlovým polem typu FPGA s konfiguračním firmware zaváděným z diskového souboru. Takové řešení umožňuje jednoduchý update firmware, využití hardware k různým aplikacím s více variantami firmware a v neposlední řadě i k tvorbě zakázkových aplikací.

 *Uživatelská dokumentace karty se vždy vztahuje k definované verzi firmware.*

Download v prostředí Windows multidriveru TEDIA_DAQ01 je řešen přímo prostředky ovladače, v případě využití karty se specifickým ovladačem nebo v prostředí jiných operačních systémů je potřeba download implementovat do příslušného ovladače, případně aplikace. Přesný popis algoritmu je popsán v následujících odstavcích.

Algoritmus downloadu firmware

Průběhy všech signálů souvisejících s downloadem firmware jsou zakresleny v následujícím diagramu a popsány v navazujících odstavcích.




Doporučený postup downloadu

Pro download jsou využívány tyto tři registry:

FPGACtrlReg	registr pro řízení přenosu (WR, BAR4+3FC _H) (D0: STDW, D1: CSDW, D2: FRST, D3~D7: nevyužito)
FPGAStatusReg	registr pro stavové příznaky (RD, BAR4+3FC _H) (D0~D2: zpětný stav FPGACtrlReg, D4: SPDW, D5: RDY, D3~D7: nevyužito)
FPGADwldReg	registr pro přenos dat (WR, BAR4+400 _H) (v běžném režimu není tento registr dostupný)

Ve výchozím stavu je předpokládáno nastavení FPGACtrlReg na hodnotu 00_H.

1. Program zahájí download nastavením STDW do úrovně "1" zápisem do FPGACtrlReg = 01_H, vyčká na nulovou úroveň příznaku SPDW v FPGAStatusReg a nastaví STDW zpět do úrovně "0" zápisem do FPGACtrlReg = 00_H; FPGAStatusReg je nastaven na hodnotu 20_H a FPGA je připraveno pro download konfiguračních dat.
Důležitá poznámka: STDW ve FPGAStatusReg musí být nastaven v úrovní "1" nejméně po dobu 2 µs.
2. Program aktivuje programovací sekvenci nastavením CSDW do úrovně "1", tzn. zápisem FPGACtrlReg = 02_H; FPGAStatusReg je nastaven na hodnotu 22_H.
3. Program otevře soubor s konfiguračními daty, načte první byte a запиše jej do registru FPGADwldReg (viz cyklus B0); FPGAStatusReg na zápis reaguje změnou na hodnotu 02_H (úroveň "0" příznaku RDY signalizuje probíhající přenos dat uvnitř FPGA) a následně po max. 1,6 µs zpět na 22_H.
4. Program vždy vyčká na příznak RDY v registru FPGAStatusReg nastavený do úrovně "1" a postupně zapíše do FPGA celý obsah souboru, poslední cyklus je označen Be.

5. Program ukončí programovací sekvenci zápisem FPGACtrlReg = 00h a ověří, že příznak SPDW v FPGAStatusReg je nastaven do úrovně "1".
Zůstane-li po ukončení programování příznak SPDW v úrovni "0", přenos dat neproběhl úspěšně a je potřeba jej opakovat. Důvodem může být chyba v programu nebo nesprávný či poškozený konfigurační soubor.
-  *Příznak SPDW může být nastaven do úrovně "1" již dva cykly před koncem konfiguračního souboru.*
6. Program nastaví defaultní obsah registrů FPGA signálem FRST, tzn. zápisem FPGACtrlReg = 04h a následně FPGACtrlReg = 00h.

Aktuální verze firmware, identifikace verze a typu souboru FPGA

FPGATypeReg registr na adrese BAR1+7E_H, resp. BAR4+5F8_H, byl implementován od verzí uvedených níže
poskytuje číslo typu FPGA ve formátu 0~255 podle tabulky uvedené níže

FPGAVerReg registr na adrese BAR1+7F_H, resp. BAR4+5FC_H, byl implementován již od verzí 1.0
registr poskytuje verzi FPGA ve formátu [D7~D4 .D3~D0], tedy "0.0" až "15.15".

typ desky	FPGATypeReg	FPGAVerReg	změna oproti předešlé verzi
PCA-7288A	5	1.4	doplněn registr "typ firmware"
PCT-7303A	9	1.1	doplněn registr "typ firmware"
PCT-7408A	4	1.4	doplněn registr "typ firmware"
PCT-7424	3	1.3	doplněn registr "typ firmware"

Kontaktní informace

Aktuální informace lze nalézt na internetových stránkách ...

<http://www.tedia.cz>

<http://www.microunit.cz>

<http://www.pci.cz>

O dokumentu ...

Tento dokument byl vytvořen se záměrem poskytnout přesné a bezchybné informace, nelze však vyloučit, že obsahuje chyby. V případě jejich nalezení nebo nejasností se můžete obrátit na technickou podporu "support@tedia.cz".

Informace zveřejněné v tomto dokumentu jsou poskytovány bez záruky a jakékoliv požadavky na náhrady případné škody vzniklé užitím dokumentu jsou předem vyloučeny. Autor si vyhrazuje právo na změnu dokumentu bez předešlého upozornění.

Tento dokument je autorským dílem chráněným ustanovením zákona č. 121/2000 Sb., o právu autorském, o právech souvisejících s právem autorským a o změně některých zákonů ("Autorský zákon"). Všechna jména a názvy použité v textu mohou být chráněnými známkami nebo obchodními názvy výrobků příslušných firem.

Výrobky TEDIA® mohou být použity výhradně v souladu s doporučeními výrobce uvedenými v dokumentaci, obecně platnými normami či standardy a pouze takovým způsobem, aby jejich selháním zaviněným jakýmkoliv způsobem se nemohly stát nebezpečnými osobám nebo majetku.